

	str.
1. ÚVOD	3
Literatúra	9
Zoznam použitej literatúry ku kap. č. 4	11
2. SYNTÉZA KOMBINAČNÝCH LOGICKÝCH OBVODOV	12
2.1 Reprezentácia logických funkcií	13
2.2 Logické algebry	19
2.3 Minimalizácia kombinačných LO	25
2.4 Syntéza logických obvodov s použitím členov typu NAND a špeciálne logické funkcie	45
2.5 Irredundantná normálna dizjunktná forma dvoch čísel v Grajovom kóde	62
3. REALIZÁCIA LOGICKÝCH FUNKCIÍ	77
3.1 Fyzikálna interpretácia logických hodnôt	77
3.2 Spôsoby prevedenia logických obvodov z diskrétnych súčiastok	78
3.2.1 Diódové logické členy	78
3.2.2 Tranzistorový inventor	80
3.2.3 Diódovo tranzistorová logika - DÍL	81
3.2.4 Tranzistorová logika	81
3.3 Logické integrované obvody	83
3.3.1 Technika DÍL /Dióda - Tranzistor - Logic/	85
3.3.2 Technika ECL /Emitter - Coupled - Logic/	88
3.3.3 Technika TTL /Tranzistor - Tranzistor - Logic/	89
3.3.4 Technika MOS	93
3.3.5 Technika CMOS	93
3.4 Kombinačné logické obvody Tesla	97
3.4.1 Obvody DTL - rada MZ 100	97
3.4.2 Obvody TTL - rada MH 54, MH 84	99
3.4.3 Obvody CMOS - rada MHB 4000	102
3.5 Kombinačné logické obvody krajín RVHP	107
3.5.1 Obvody ECL /ZSSR/	107
3.5.2 Obvody TTL	109
4. SEKVENČNÉ OBVODY	114
4.1 Porovnanie kombinačných a sekvenčných obvodov	114
4.2 Matematický model sekvenčného obvodu	117

4.3	Formy zápisu automatov	120
4.3.1	Zápis automatu tabuľkou a grafom	120
4.3.2	Zápis automatu mikroprogramom, prechodovou schémou a matricou prechodov	123
4.4	Elementárne pamäťové členy	129
4.4.1	Pamäťový člen RS	129
4.4.2	Pamäťový člen JK	134
4.4.3	Pamäťový člen D	138
4.4.4	Pamäťový člen T	141
4.5	Syntéza sekvenčných obvodov	142
4.5.1	Obvodová syntéza sekvenčných obvodov	142
4.5.2	Príklady syntézy univerzálnych sekvenčných obvodov	153
4.6	Integrované obvody sekvenčného typu	167
4.6.1	Integrované elementárne pamäťové členy	167
4.6.2	Integrované sekvenčné obvody MSI	169
	4.6.3 Implementácia sekvenčných obvodov do programovateľných štruktúr typu PLA	176
5.	SAMOTESTOVATEĽNÉ LOGICKÉ OBVODY	179
5.1	Klasifikácia porúch	179
5.2	Testovanie logických obvodov	180
5.3	Samotestovateľné logické obvody	184
5.4	Úplne samočinne kontrolované obvody	189
5.5	Použitie dvojcestnej logiky pre syntézu samotestovateľných obvodov	202
5.6	Sekvenčné logické obvody s detektciou porúch	212
5.6.1	Zavedenie pojmov a značení	212
5.6.2	Asynchronny automat s kódom n-1/n	216
5.6.3	Príklad štruktúrnej syntézy asynchronného automatu s detekciou porúch	219
5.6.4	Synchróny automat s detekciou porúch	221
5.7	Zálohovanie s použitím reštauračného obvodu	224
5.8	Realizácia bezpečného kompasátora	227
6.	ALGEBRAICKÝ A PRAVDEPODOBOSTNÝ MODEL ZABEZPEČOVACIEHO SYSTÉMU ...	232
6.1	Popis zabezpečovacieho logického obvodu kombinačného	232
6.2	Sekvenčný logický zabezpečovací obvod	238
6.2.1	Mikroprogram pre autom. riadenie záveru úseku vlasovej cesty	238
6.2.2	Zovšeobecnenie výsledkov odst. 6.2.1	241
6.3	Pravdepodobnostné kritériá bezpečnosti logického zabezpečovacieho obvodu /LZ/	245
6.3.1	Informačná spolahlivosť LZ	245
6.3.2	Model zabezpečovacieho logického systému	250

7.	SYNTÉZA ELEKTRONICKÝCH ZABEZPEČOVACÍCHO OBVODOV	253
7.1	Logické systémy z detekcie poruchy	253
7.2	Zostavenie Booleovských algebraických rovníc kombinačného zabezpečovacieho systému	254
7.3	Kombinačný zabezpečovací logický systém v trojhodnotovej logike .	257
7.4	Automatické prepínanie vstupu logického obvodu poruchou bezpečným smerom	259
7.5	Bezpečné logické systémy s pamäťou	266
7.6	Realizácia elektronického BLS - Priecestné zariadenie v PLA	267
7.7	Riadiaci automat trojznakového automatického bloku a LVZ	272
	Literatúra	