

# Obsah

<b>1 ÚVOD DO ARCHITEKTURY POČÍTAČŮ</b>	<b>7</b>
1.1 Vývoj architektury počítačů . . . . .	7
1.2 Von Neumannova architektura . . . . .	8
1.3 Generace počítačů . . . . .	9
1.4 Hodnocení výkonnosti počítačů . . . . .	11
1.4.1 Metody měření výkonnosti . . . . .	12
1.4.2 Instrukční mixy . . . . .	12
1.4.3 Zkušební úlohy . . . . .	14
1.4.4 Zpracování transakcí . . . . .	17
1.4.5 Ukázka výsledků hodnocení výkonnosti . . . . .	18
1.4.6 Monitorování výkonnosti počítačů . . . . .	19
<b>2 PAMĚŤOVÉ SYSTÉMY</b>	<b>21</b>
2.1 Vnitřní paměti . . . . .	21
2.1.1 Paměť s prodlouženým slovem . . . . .	22
2.1.2 Paměť s prokládanými cykly . . . . .	23
2.2 Vnější paměti . . . . .	24
2.2.1 Stránkovací paměť . . . . .	24
2.2.2 Sekundární paměť . . . . .	24
2.2.3 Archivní paměť . . . . .	25
2.3 Dvojúrovňový paměťový systém . . . . .	27
2.3.1 Stránkovaná paměť . . . . .	28
2.3.2 Segmentovaná paměť . . . . .	29
2.3.3 Stránkovaná segmentovaná paměť . . . . .	30
2.3.4 Inverzní tabulka stránek . . . . .	32
2.3.5 Plně asociativní adresář hlavní paměti . . . . .	33
2.3.6 Strategie přesunu stránek mezi sekundární a hlavní paměti . . . . .	35
2.4 Trojúrovňový paměťový systém . . . . .	35
2.4.1 Adresování vyrovnávací paměti . . . . .	36
2.4.2 Adresář VP s omezeným stupněm asociativity . . . . .	37
2.4.3 Adresář VP s přímým zobrazením . . . . .	38
2.4.4 Strategie výměny dat mezi hlavní a vyrovnávací paměti . . . . .	38
2.4.5 Efektivita vyrovnávací paměti . . . . .	40
<b>3 ARCHITEKTURA JEDNOPROCESOROVÝCH POČÍTAČŮ</b>	<b>41</b>
3.1 Řízení periferních operací procesorem . . . . .	41
3.2 Vyhodnocování priorit . . . . .	43
3.2.1 Samostatné žádosti . . . . .	43
3.2.2 Zřetězení . . . . .	44
3.2.3 Cyklické výzvy . . . . .	46
3.3 Přímý přístup do paměti . . . . .	46
3.4 Minipočítače . . . . .	49
3.4.1 SM 52/12 (VAX 11/780) . . . . .	49
3.5 Kanálová architektura . . . . .	50
3.5.1 Standardní styk mezi kanálem a řadičem PZ . . . . .	53
3.5.2 Kanálové adaptéry . . . . .	55
3.6 Střediskové počítače . . . . .	55
3.6.1 EC 1027 . . . . .	55
3.6.2 IBM 43X1 . . . . .	57

<b>4</b>	<b>MIKROPROCESORY</b>	<b>61</b>
4.1	Osmibitové mikroprocesory . . . . .	61
4.1.1	8080 . . . . .	61
4.1.2	8085 . . . . .	63
4.2	Šestnáctibitové mikroprocesory . . . . .	65
4.2.1	8086 . . . . .	65
4.2.2	8088 . . . . .	65
4.2.3	80286 . . . . .	65
4.2.4	Aritmetické koprocesory 8087 a 80287 . . . . .	67
4.3	Dvaatřicetibitové mikroprocesory . . . . .	70
4.3.1	80386 . . . . .	70
4.3.2	80387 . . . . .	72
4.3.3	80486 . . . . .	72
4.4	Čtyřiašedesátibitové mikroprocesory . . . . .	74
4.4.1	Pentium . . . . .	74
4.5	Osobní počítače . . . . .	76
4.5.1	Mechanické provedení osobních počítačů . . . . .	77
4.5.2	IBM PC . . . . .	78
4.5.3	IBM PS/2 . . . . .	80
4.5.4	Programové vybavení osobních počítačů . . . . .	80
4.6	Hodnocení architektury mikroprocesorových systémů z hlediska výkonnosti . . . . .	81
<b>5</b>	<b>PROUDOVÉ ZPRACOVÁNÍ INFORMACE</b>	<b>83</b>
5.1	Podstata metody . . . . .	83
5.2	Vývoj metod proudového zpracování . . . . .	84
5.3	Optimalizace struktury proudově pracující jednotky . . . . .	85
5.4	Proudové zpracování programu . . . . .	87
5.4.1	Členění strojových instrukcí . . . . .	87
5.4.2	Plnění fronty instrukcí . . . . .	90
5.5	Příklady architektury procesorů s proudovým prováděním instrukcí . . . . .	90
5.5.1	IBM System/360 model 91 . . . . .	90
5.5.2	Proudové zpracování v mikroprocesoru Intel 8086 . . . . .	92
5.6	Proudově pracující aritmetické jednotky . . . . .	92
5.6.1	Proudově pracující sčítačka . . . . .	93
5.6.2	Proudově pracující násobička . . . . .	94
5.6.3	Sčítačka s pohyblivou řádovou čárkou . . . . .	94
5.7	Zobecnění principů proudového zpracování . . . . .	96
5.8	Vektorové procesory . . . . .	97
5.8.1	Vektorové superpočítače . . . . .	99
5.8.2	Vektorové koprocesory . . . . .	101
<b>6</b>	<b>POČÍTAČE S REDUKOVANÝM SOUBOREM INSTRUKCÍ</b>	<b>102</b>
6.1	Vznik složitých souborů instrukcí . . . . .	102
6.2	Vznik počítačů RISC . . . . .	103
6.3	Vlastnosti architektury RISC . . . . .	104
6.4	Výhody a nevýhody malého počtu instrukcí . . . . .	104
6.5	Přesuny dat mezi pamětí a registry . . . . .	105
6.6	Plnění fronty instrukcí . . . . .	107
6.6.1	Bit predikce skoku . . . . .	107
6.6.2	Zpoždění instrukce skoku . . . . .	108
6.6.3	Použití paměti skoků . . . . .	109

6.7	Předávání dat . . . . .	109
6.7.1	Předání operandu bez blokování sekcí . . . . .	109
6.7.2	Vzájemné blokování sekcí . . . . .	110
6.8	Čtení dat z paměti . . . . .	110
6.9	Příklady procesorů s redukováným souborem instrukcí . . . . .	111
6.9.1	SPARC . . . . .	113
6.9.2	ALPHA . . . . .	114
6.9.3	PowerPC . . . . .	115
6.10	Pracovní stanice . . . . .	118
6.10.1	Pracovní stanice firmy Sun . . . . .	119
6.10.2	Programové vybavení systémů Sun . . . . .	122
<b>7</b>	<b>PARALELNÍ SYSTÉMY</b>	<b>123</b>
7.1	Podstata paralelismu . . . . .	123
7.2	Rozdělení paralelních systémů . . . . .	124
7.2.1	Flynnova klasifikace . . . . .	124
7.2.2	Obecná klasifikace paralelních systémů . . . . .	125
7.3	Význam paralelizace . . . . .	126
7.3.1	Růst rychlosti paralelního systému . . . . .	127
7.3.2	Amdahlův zákon . . . . .	129
7.3.3	Oblasti využití paralelních systémů . . . . .	130
7.4	Paralelizace algoritmů . . . . .	131
7.4.1	Automatická paralelizace . . . . .	132
7.4.2	Ruční paralelizace . . . . .	134
7.5	Systémy VLIW . . . . .	135
7.6	Zálohované systémy . . . . .	136
7.6.1	Duplexní systém . . . . .	137
7.6.2	Systém TMR . . . . .	138
7.6.3	Biduplexní systém . . . . .	138
<b>8</b>	<b>PROPOJOVACÍ SÍŤE PRO PARALELNÍ SYSTÉMY</b>	<b>140</b>
8.1	Funkce propojovací sítě v paralelním systému . . . . .	140
8.2	Klasifikace propojovacích sítí . . . . .	141
8.3	Statické sítě . . . . .	142
8.4	Křížové přepínače . . . . .	145
8.5	Propojovací sítě typu promíchání s výměnou . . . . .	146
8.5.1	Počet úrovní sítě . . . . .	149
8.5.2	Blokující sítě . . . . .	149
8.5.3	Přestavitelné sítě . . . . .	152
8.5.4	Neblokující sítě . . . . .	154
8.6	Válcový posouvač . . . . .	154
8.7	Sběrnice . . . . .	155
<b>9</b>	<b>MULTIPROCESOROVÉ SYSTÉMY</b>	<b>158</b>
9.1	Vývoj multiprocesorových systémů . . . . .	158
9.2	Těsně vázané multiprocesorové systémy . . . . .	159
9.3	Příklady architektury těsně vázaných systémů . . . . .	161
9.3.1	Systémy propojené sdílenou pamětí . . . . .	161
9.3.2	Systémy propojené sběrnici . . . . .	164
9.3.3	Systémy propojené přepínačem . . . . .	166
9.4	Volně vázané multiprocesorové systémy . . . . .	168
9.5	Příklady architektury volně vázaných systémů . . . . .	170

9.5.1	Systémy propojené sběrnici . . . . .	170
9.5.2	Počítače s kubickou architekturou . . . . .	172
9.5.3	Transputerové systémy . . . . .	178
<b>10</b>	<b>MATICOVÉ POČÍTAČE</b>	<b>183</b>
10.1	Základní vlastnosti maticových počítačů . . . . .	183
10.2	Systémy SIMD s lokální pamětí . . . . .	185
10.2.1	Počítač Illiac IV . . . . .	185
10.2.2	Počítač MPP . . . . .	186
10.2.3	Počítače Connection Machine . . . . .	187
10.2.4	Počítač MP-1 . . . . .	189
10.3	Systémy SIMD se sdílenou pamětí . . . . .	191
10.3.1	Počítač BSP . . . . .	191
10.4	Způsob použití maticových počítačů . . . . .	191
10.4.1	Programování pro počítače typu SIMD . . . . .	191
10.4.2	Rozmístění operandů v paměťových modulech . . . . .	193
10.5	Asociativní procesory . . . . .	193
10.5.1	Rozdělení asociativních procesorů . . . . .	193
10.5.2	Řízení činnosti asociativní paměti . . . . .	194
10.5.3	Asociativní operace . . . . .	196
10.5.4	Počítač STARAN . . . . .	197
10.6	Srovnání systémů SIMD a MIMD . . . . .	199
<b>11</b>	<b>POČÍTAČE S NETRADIČNÍM ŘÍZENÍM</b>	<b>200</b>
11.1	Počítače řízené tokem dat . . . . .	200
11.1.1	Programování pro počítače řízené tokem dat . . . . .	200
11.1.2	Jednouúčelové počítače řízené tokem dat . . . . .	205
11.1.3	Univerzální počítače řízené tokem dat . . . . .	207
11.1.4	Výhody a nevýhody počítačů řízených tokem dat . . . . .	210
11.2	Počítače řízené tokem požadavků . . . . .	211
11.3	Systolické systémy . . . . .	213
11.3.1	Funkce systolických systémů . . . . .	214
11.3.2	Lineární systolické sítě . . . . .	214
11.3.3	Síť pro násobení matice vektorem . . . . .	215
11.3.4	Síť pro násobení matic . . . . .	216
11.4	Neuronové počítače . . . . .	217
11.4.1	Model neuronu . . . . .	217
11.4.2	Struktura neuronové sítě . . . . .	218
11.4.3	Chování neuronové sítě . . . . .	220
11.4.4	Vlastnosti neuronových sítí . . . . .	220