

# Obsah

<b>Předmluva.</b>	<b>8</b>
<b>1. Přehled jednotlivých technologií číslicových obvodů.</b>	<b>10</b>
1.1 Bipolární technologie.	10
1.1.1 Technologie TTL, S-TTL a LS-TTL.	10
1.1.2 Technologie ECL.	10
1.1.3 Technologie I <sup>**2L</sup> a I <sup>**3L</sup> .	11
1.2 Unipolární technologie.	11
1.2.1 Technologie MOS-P a MOS-N.	11
1.2.2 Technologie HMOS, HMOSII a HMOSIII.	11
1.2.3 Technologie CMOS CHMOS a SOS.	12
1.2.4 Technologie FAMOS, FLOTOX a HMOS-E.	12
1.2.5 Technologie CCD.	13
1.3 Procesor, mikroprocesor a mikropočítačová sada.	13
1.3.1 Počítač, minipočítač, mikropočítač a monolitický mikropočítač.	13
1.3.2 Pseudomikroprocesory a řezové sady.	14
1.3.3 Přehled vývoje mikropočítačové techniky.	15
<b>2. Strojová instrukce, pseudoinstrukce, makroinstrukce, porovnání a příklady.</b>	<b>16</b>
2.1 Základní pojmy.	16
2.1.1 Bit, šířka toku dat, slabika a slovo.	16
2.1.2 Řadič.	16
2.1.3 Doba, fáze, strojový a instrukční cyklus, stavy WAIT a HOLD.	16
2.1.4 Mikrooperace, mikroinstrukce, mikroprogram a mikroprogramování.	16
2.1.5 Strojová instrukce, pseudoinstrukce a makroinstrukce.	17
2.1.6 Podprogramy otevřené a uzavřené.	17
2.2 Adresy a adresování.	17
2.2.1 Implicitní adresování a adresy v operačním znaku.	17
2.2.2 Přímý operand a přímá adresa.	18
2.2.3 Nepřímé adresy a nepřímé registrované adresování.	18
2.2.4 Adresování ukazateli.	18
2.2.5 Adresy relativní, autorelativní, segmentové a indexové.	18
2.3 Architektura mikroprocesorů a mikropočítačů.	19
2.3.1 Zápisníková paměť.	19
2.3.2 Zásobníková paměť LIFO a volání podprogramu.	19
2.3.3 Fronta (FIFO).	20
2.3.4 Hierarchie sběrnic.	20
2.3.5 Von Neumanova a harwardská koncepce procesorů, zásobníkové orientované procesory.	20
2.4 Pokročilejší architektury.	21
2.4.1 Přesahování a řetězení.	21
2.4.2 Multiprocesory a procesorová pole.	22

<b>3.</b>	<b>Styk s periferním zařízením.</b>	<b>23</b>
3.1	Technika V/V bran.	23
3.2	Programové řízení styku.	25
3.3	Přerušení programu.	25
3.4	Přímý přístup do paměti - DMA.	28
<b>4.</b>	<b>Univerzální osmibitové mikroprocesory.</b>	<b>31</b>
4.1	Mikroprocesor 8080A.	31
4.1.1	Popis mikroprocesoru 8080A.	31
4.2	Skupina CPU s 8080A, 8224 a 8228/38.	39
4.2.1	Generátor hodin 8224.	40
4.2.2	Řadiče sběrnic 8228/38.	41
4.2.3	Skupina mikroprocesoru.	42
<b>5.</b>	<b>Univerzální mikroprocesory: I8086, I8088, I80186, I80188, I80286, I80386, I80486, I80586, I80686 a I80786.</b>	<b>43</b>
5.1	Mikroprocesory 8086 a 8088.	43
5.1.1	Základní vlastnosti mikroprocesorů 8086 a 8088.	44
5.1.2	Organizace pamětí a segmentace, start mikroprocesoru.	45
5.1.3	Vstupy, výstupy a DMA.	51
5.1.4	Přizpůsobení pro multiprocesorové systémy a stavové signály.	52
5.1.5	Přerušování programu.	55
5.1.6	Časování a základní zapojení s 8086.	57
5.1.7	Tabulky elektrických a časových údajů.	58
5.2	Instrukční soubor mikroprocesorů 8086 a 8088.	58
5.2.1	Formáty dat a strojových instrukcí.	59
5.2.2	Způsoby adresování a trvání instrukčního cyklu.	61
5.2.3	Tabulka instrukcí.	64
5.2.4	Programová slučitelnost s 8080A a konverzní program CONV86.	65
5.3	Mikroprocesory 80186 a 80188.	65
5.4	Mikroprocesor 80286.	67
5.4.1	Ochrana paměti.	67
5.4.2	Popis 80286.	69
5.5	Dvaatřicetibitové mikroprocesory.	71
5.5.1	Mikroprocesor 80386.	71
5.5.2	Mikroprocesor 80486.	74
5.6	Pentium.	76
5.7	Procesor I 80686 a I 80786	79
<b>6.</b>	<b>Mikroprocesory CISC a RISC.</b>	<b>81</b>
6.1	Historie vývoje procesorů RISC.	82
6.2	Definice architektury RISC.	85
6.3	Některé základní pojmy.	87
6.4	Zřetěžené zpracování informace.	88

6.4.1	Základní pojmy. . . . .	88
6.4.2	Typy zřetězení. . . . .	90
6.4.3	Klasifikace zřetězených systémů. . . . .	92
6.5	Zřetěžené instrukce procesoru. . . . .	92
6.5.1	Realizace zřetězení instrukcí procesoru. . . . .	92
6.5.2	Problémy zřetězení instrukcí. . . . .	94
6.6	Vektorové výpočty. . . . .	96
6.6.1	Charakteristika vektorového zpracování. . . . .	96
6.6.2	Architektura vektorového procesoru. . . . .	98
6.7	Vyrovňovací paměti. . . . .	99
6.7.1	Charakteristika vyrovnávacích pamětí. . . . .	99
6.7.2	Alogitmy správy dat. . . . .	101
6.7.3	Příklad implementace paměti cache. . . . .	103
<b>7.</b>	<b>Konkrétní implementace RISC procesorů (Acron RISC Machine), specifikace procesoru ARM, instrukční soubor. RISC procesor Clipper, AM 29000, Motorola 88000, i860, i960, ALPHA, PowerPC a procesory SPARC. . . . .</b>	<b>105</b>
7.1	Acron RISC Machine (ARM). . . . .	105
7.1.1	Charakteristika procesoru ARM. . . . .	105
7.1.2	Architektura procesoru ARM. . . . .	106
7.1.3	Specifika procesoru ARM. . . . .	107
7.1.4	Instrukční soubor procesoru ARM. . . . .	108
7.2	RISC procesor Motorola 88000. . . . .	109
7.2.1	Architektura procesoru. . . . .	110
7.2.2	Funkční popis a instrukční soubor. . . . .	111
7.3	RISC procesory Intel i860 a i960. . . . .	112
7.4	Alpha. . . . .	115
7.5	PowerPC. . . . .	115
7.5.1	Procesor PowerPC 601. . . . .	115
7.5.2	Procesor PowerPC 620. . . . .	119
7.7	Procesory SPARC firmy SUN . . . . .	121
7.7.1	Procesory SPARC . . . . .	121
7.7.2	Grafické systémy pro pracovní stanice Sun . . . . .	123
7.7.3	Software dodávaný s počítači Sun . . . . .	123
<b>8.</b>	<b>Matematické koprocessory. . . . .</b>	<b>124</b>
8.1	Numerický koprocessor 8087. . . . .	124
8.1.1	Základní vlastnosti 8087. . . . .	125
8.1.2	Instrukční soubor a součinnost 8087 a CPU. . . . .	129
8.1.3	Programový emulátor E8087. . . . .	130
8.2	Stykový koprocessor 8089. . . . .	131
8.3	Numerický koprocessor 80287 a 80387. . . . .	132

<b>9.</b>	<b>Monolitické mikročítače.</b>	<b>133</b>
9.1	Jednočipové mikročítače řady 8048.	133
9.2	Jiné jednočipové mikročítače.	134
9.2.1	Jednočipový mikročítač PD 78C06.	134
9.3	Šestnáctibitové monolitické mikročítače sady MCS-96.	136
9.4	Architektura mikročítače 8051.	138
9.5	Architektura mikročítače 8096.	139
9.5.1	Aritmeticko-logická jednotka.	139
9.5.2	Mapa paměti.	139
9.5.3	Stavové slovo programu.	141
9.5.4	Časování mikročítače.	142
9.5.5	Sběrnice mikročítače 8096.	142
9.5.6	Hlídací obvod.	143
9.5.7	Inicializace mikročítače.	143
9.5.8	Režim sníženého příkonu.	143
9.5.9	Přerušovací systém 8096.	143
9.5.10	Časovače - čítače obvodu 8096.	146
9.5.11	Analogové vstupy a výstupy.	146
9.5.12	Sériový V/V kanál.	147
9.5.13	Řídící a stavové registry.	148
9.5.14	Paralelní V/V brány.	149
9.5.15	Jednotka rychlých číslicových vstupů.	150
9.5.16	Jednotka rychlých číslicových výstupů.	151
9.5.17	Typy adresování mikročítače 8096.	152
9.5.18	Popis instrukčního souboru mikročítače 8096.	153
<b>10.</b>	<b>Programovatelné podpůrné obvody.</b>	<b>154</b>
10.1	Obvod 8255A - paralelní vstupní/výstupní brány.	154
10.1.1	Pracovní módy 8255A.	157
10.1.2	Stavové informace a zatížitelnost brány C a B.	157
10.1.3	Příklad inicializace a nastavení bran obvodu 8255A.	157
10.1.4	Příklady použití obvodu 8255A.	158
10.2	Obvod 8251A - obvod sériové komunikace.	159
10.2.1	Sériová komunikace obecně.	159
10.2.2	Popis obvodu 8251A.	161
10.2.3	Pracovní módy a řízení obvodu 8251A.	162
10.2.4	Rozhraní mezi obvodem 8251A a vnějším prostředím.	164
10.3	8253 a 8254 - programovatelné čítače.	165
10.3.1	Programování obvodů 8254 a 8253.	167
10.3.2	Operace čtení.	168
10.3.4	Pracovní módy obvodu 8254.	168
10.4	8257 a 8237 - řadiče DMA.	170
10.4.1	Popis obvodu 8257.	170

10.4.2	Pracovní módy 8257. . . . .	172
10.4.3	Programování a čtení registrů. . . . .	173
10.4.4	Zapojení obvodu 8257 do mikropočítače. . . . .	173
10.4.5	Příklady použití 8257. . . . .	174
10.5	8259A - řadič přerušení. . . . .	175
10.5.1	Popis řadiče 8259A. . . . .	175
10.5.2	Programování a čtení stavu 8259A. . . . .	177
10.5.3	Pracovní módy a kaskádní spojování 8259A. . . . .	180
10.6	Řadiče magnetických periferních zařízení. . . . .	182
10.6.1	8271 8272 - řadiče disket. . . . .	182
10.6.2	Řadič disketové jednotky (FDC-Floppy Disk Controller). . . . .	182
10.7	8275 8276 - řadiče display. . . . .	185
10.8	8279 - řadič display a klávesnice. . . . .	186
10.9	8273 - řadič Protokolu HDLC/SDLC a 8274 - multiprotokolový řadič. . . . .	186
10.10	8291, 8292 a 8293 - obvody pro sběrnici GPIB-IMS2. . . . .	188
<b>11.</b>	<b>Paměti mikropočítačů. . . . .</b>	<b>190</b>
11.1	Rozdělení polovodičových paměti a nároky mikropočítačů na paměť. . . . .	190
11.2	Obecné schéma paměti. . . . .	191
11.3	Dekodéry adres. . . . .	192
11.4	Unipolární paměťové součástky RWM. . . . .	193
11.4.1	Statická paměť MHB2114A. . . . .	194
11.4.2	Statické paměti MHB6548 a MHB6561. . . . .	194
11.4.3	Dynamické paměti MHB4116. . . . .	194
11.4.4	Pseudostatická paměť. . . . .	196
11.5	Paměťové součástky EPROM a E <sup>2</sup> PROM. . . . .	196
11.5.1	Programování EPROM. . . . .	197
11.5.2	Standardizace vývodů pamětí. . . . .	198
11.6	Paměťové systémy mikropočítačů. . . . .	198
<b>12.</b>	<b>Standardní sběrnice a rozhraní. . . . .</b>	<b>199</b>
12.1	Sběrnice MULTIBUS, MIKROSAT a IEEE 796. . . . .	199
12.1.1	Signály a konektory sběrnic. . . . .	199
12.1.2	Provoz na sběrnici MULTIBUS. . . . .	201
12.1.3	Rozhodování o přidělení sběrnice MULTIBUS. . . . .	203
12.1.4	Výpadek napájení. . . . .	204
12.1.5	Stejnoseměrné parametry a buzení sběrnice MULTIBUS. . . . .	204
12.2	MULTIBUS II - sběrnice 32bitových systémů. . . . .	205
12.3	Jednoduché sběrnice monoprocessorových systémů. . . . .	206
12.4	Rozhraní V24 (RS 232C). . . . .	206
12.5	Rozhraní typu proudová smyčka. . . . .	206
12.6	Rozhraní typu CENTRONICS. . . . .	207
12.7	Lokální sběrnice PCI. . . . .	207
12.8	Porovnání sběrnic PC. . . . .	210

<b>13.</b>	<b>Základní pomocné obvody mikropočítačových sad.</b>	<b>211</b>
13.1	Dekodér - MH 3205.	211
13.2	Obousměrné výkonové zesilovače.	211
13.2.1	MH 3216 a MH 3226.	211
13.2.2	MH 8286 a MH 8287.	212
13.3	Registry.	212
13.3.1	MH 3212.	212
13.3.2	MH 8282 a MH 8283.	213
13.4	8284 - generátor hodinového signálu.	214
13.5	Obvody řízení styku se sběrnicemi.	215
13.5.1	Řadič sběrnice 8288.	215
13.5.2	Arbitr sběrnice 8289.	216
<b>14.</b>	<b>Grafické adaptéry (CGA, EGA, VGA (super), TIGA, GDP)</b>	<b>217</b>
14.1	Vývoj grafických zobrazovačů	217
14.2	Grafický adaptér CGA	218
14.3	Grafický adaptér EGA.	223
14.4	Grafický adaptér SUPER VGA.	225
14.5	Grafická karta firmy Dell	234
14.6	Grafická karta TIGA (Texas Instruments Graphics Architecture)	235
14.7	Grafická karta GDM - 12	238
<b>15.</b>	<b>Transputer.</b>	<b>240</b>
15.1	Architektura transputeru.	241
15.2	Procesor transputeru a instrukční cyklus.	242
15.3	Instrukční soubor transputeru.	243
15.4	Komunikace.	244
15.5	Plánování procesů.	244
15.6	Vývojové prostředky.	245
15.7	Základní konstrukce jazyka OCCAM.	245
15.8	Oblasti aplikací transputerů.	247
<b>16.</b>	<b>Literatura.</b>	<b>249</b>